DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8235222

Basic Patent (No, Kind, Date): JP 63237571 A2 881004 <No. of Patents: 002>

MANUFACTURE OF THIN FILM TRANSISTOR (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: *H01L-029/78; H01L-027/12 Derwent WPI Acc No: C 88-319861 JAPIO Reference No: 130044E000030 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date JP 63237571 A2 881004 JP 8772368 A 870326

(BASIC)

JP 2802618 B2 980924 JP 8772368 Α 870326

Priority Data (No,Kind,Date): JP 8772368 A 870326

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 02620671

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

63-237571 [JP 63237571 A]

PUBLISHED:

October 04, 1988 (19881004)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

62-072368 [JP 8772368]

FILED:

March 26, 1987 (19870326)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 710, Vol. 13, No. 44, Pg. 30, January

31, 1989 (19890131)

ABSTRACT

PURPOSE: To reduce a threshold voltage Vth with a sharp rise by channel-doping it before a gate electrode is formed to form a light P-type polycrystalline silicon.

CONSTITUTION: After an island 1-2 of an undoped polycrystalline silicon thin film is formed on an insulating transparent substrate 1-1, boron of P-type impurity is channel-implanted to the polycrystalline silicon to form a light P-type polycrystalline silicon. Then, after a gate oxide film 1-4,

a gate electrode 105 are formed, it is conducted in a hydrogen plasma processing step, a hydrogen ion implanting step or a plasma nitride film forming step. Thus, a CMOS polycrystalline silicon thin film transistor having excellent characteristics in which the rise of a subthreshold region becomes sharp, the absolute value of Vth is reduced, the magnitudes of the absolute values of Vth of N-channel and P-channel coincide can be performed.

⑩日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭63-237571

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)10月4日

H 01 L 29/78 27/12

3 1 1

Y-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 薄膜トランジスタの製造方法

②特 願 昭62-72368

❷出 願 昭62(1987)3月26日

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

20代理人 弁理士 最上 務 外1名

9) A U

1. 数则の名称

照 戯 トラン サスタの 製 道 方 法

2. 特許期求の範囲

地線性近明技板上に、NFチャネル多結品シリコン
理験トランジスタとを行するCMOS型多結品シリコン
理験トランジスタとを行するCMOS型多結品シリコン
はが一トで極形成後に水器で、ゲートで程といい
は水器イオン打込み工程をおいいはブラズマ型に
がいれてはとを行することを特徴とする理験トラン
ジスクの製造方法。

3. 発明の詳細な説明

本売可は、 透明性 絶 緑 甚 板 上 に 形 成 さ れ る ア クティブマト リ ク ス あ る い は イ メ ー ジ セ ン サ ー の 画

(従来の技術)

特開昭63-237571(2)

でも代表的な方法が、水然ブラズマ処型(たとえば、応用物型学会・1986年秋季大会予稿集、 瞬旅番号27p-Q-5、水器ブラズマに関しては、低子材料1981年1月号p124診暇)あるいはブラズマ変化版の形成(低子組信学会技術研究報告SSD83-75、23ページ)である。これらの方法を用いるとスレッシュホルド低低(以下Vthと記す。)の絶対値が小さくなりサブスレッシュホルド低域の立ち上がりが象しゃんになる。

(類明が解決しようとする問題点)

しかし、前述の従来技術では、、Vihのシットという問題が無視できなくなる。つまりNソットルトランツスタがデブレッション方向にシットトリンスタがエント方向にシットトランいう問題点を介するのである。(位子通信学会技術研究報告SSD83~75,23ページ参照)この町囚としてはブラズマにさらされるびにより、ケート機化版中に正の固定価格が形成され、チャ

キル部が常に負に誘起されている為だと考えられる。従って、多結品シリコン理談をあらかじめり型にしておけば、水泉ブラズマ処理による前述のようなトランジスタ特性のシフトの問題を解決で

本解明は、このような水器プラズマ処理工程あるいは水器イオン打込み工程あるいはブラズマ窒化脱形成工程に非なうトランジスク特性の異常シフトの問題を解決し、Vthの絶対値が小さくてサブスレッシュホルド領域の立ち上がりが急しゃんできらにPチャネル及びNチャネル非にそのVihの絶対値がほぼ等しいCMOS型多精品シリコン環路トランジスクを提供することを目的としている。

(問題点を解決するための手段)

本効明のCMOS型多結晶シリコン解膜トラン ウスタ及びその製造方法は、絶縁性透明基板上に Nチャネル多結晶シリコン解膜トランジスタとP チャネル多結晶が膜トランジスタとを打するCM OS型多結晶シリコン解膜トランジスタにおい

て、ゲート 位極形成前に、ポロンをチャネルドービングする工程と、ゲート 位極形成後に 水素 ブラズマ処理工程 あるいは 水素 イオン 打込み 工程 あるいは ブラズマ 室 化 既 形成工程 とを 有する ことを 特徴とする。

(災艦例)

によりゲート酸化胶1-4を形成する。ゲート酸 化設形成後にチャネルドーピングする方法もある が、この場合ゲート酸化版へのイオン打込みによ るグメージが考えられ (たとえば応川物則、第5 4 巻、 第 1 2 号 , 1 2 6 8 ページ 1 9 8 5 年 公 順) 衆子のプラズマに対する耐性が劣化すること が予想される。従って、本実施例のようにゲート 酸化酸形成前にチャネルドーピングするほうが良 いものと考えられる。同図(c)、(d)はCM O S 優 遺を製造する一般的な工程である。 1 - 5 はゲート低極であり、数ゲート低極をマスクと し、ポロン及びリンを選択的にイオン打込みし、 ソース及びドレイン部を形成する。 (d) に示す ようにPチャネル多結品シリコン母股トランシス タ1-8及びNチャネル多結品シリコン深以トラ ンジスク1-9を形成する。1-6はポロン打込 み領域、 1 - 7 はリン打込み領域を示す。 水器イ オン打込み方の場合はことの状態で行なう。次に **囮 周 絶 報 膜 を 形 成 す る。 絃 烟 周 絶 報 膜 と し て ブ ラ** ズマ亞化版Si、N、を用いると多指品シリコン

特開昭63-237571(3)

(強明の効果)

以上述べたように本記明によれば、、従来の水煮フラズマ処理でNチャネル多枯品シリコン同以トランジスタしてドチャネル多枯品シリコンの政トランジスタのエンハンスメントの問題を、チャネルのの多枯品シリコンにポロンを低級度(10~。cm~。かしてライトト型多結品シリコンにしたことにより切

止することができる。從って、水浴ブラズマ処型 による多数品シリコンの欠陥の低級という最低を **位大限に利用することが可能となった。つまり、** サプスレッシュホルド領域の立ち上がりがなしゅ んとなり、Vihの絶対値が低級され、しからN チャネル、リチャネル共にそのVthの絶対値の 大きさが一致するというすぐれた特性を持つCM 0 5 型多結品シリコン 解腹 トラン サスクの 実現が 可能となる。第2回にNチャネル多档品シリコン 那眼トランシスクに対する本意明の効果を示す。 この図は范明者が実験して得たデータである。欲 動はゲートとソース開催圧Vcsであり、たて動 はドレイン低波1。mの対敌である。 湖泊はドレ インとソース問位正Vagを5Vで行なった。破 ね2-1の曲線が従来方法による結果であり、実 ね2-2の血数がポロンのチャネルドーピングを 行なった本苑明の英雄例による指派である。ただ し、チャネルドーピングはゲート酸化双形収扱に 行ない、打込み量はポロン5×10°°cm-° である。これらの特果からわかるように、従来方

法ではNチャネル多結品シリコン序数トランジスタがアプレッション方向に異常にシフトするのに対し、本処明の結果は、まったくシフトしておらず本処明の効果は非常に大きいものである。

以上述べたように、本類明によれば、立ち上がりが至しまんでVihが小さくてOFFリーク低なが小さくてさらにNチャキルとPチャネルのVihの絶対値がほぼ一致したすぐれたCMOS型を指品シリコン課权トランジスクを実現すること

を可能にするので、イメークセンサーなどのデバイスの高速動作低消費電力化及び高信頼化などの要求項目に対し非常に大きな効果をもたらすものである。

4. 図面の面単な説明

第1回(a)から(c)は、本処明におけるC MOS型多結品シリコン形以トランジスクの工程 回である。

取2回は、Nチャキル多物品シリコン部以下ランシスタに対する本強明の効果を従来例と比較するなに示したトランシスク特性図である。

1 - 2 ; 多結晶シリコン

1-3; # - 2 2 - 4

1-5:ゲート 位任

1-11;水素ラジカル


2-1:従米例によるトランシスタカーブ

2-2:本苑明夬維例によるトランシスタカー

ブ

以上

特開昭63-237571(4)



第1四

